1806ВМ2, Микросхема интегральная

1806ВМ2 микросхемы полупроводниковой:

1806ВМ2 — интегральная микросхема (артикулярное наименование в соответствии с ГОСТ)
микросхемы интегральные используются в РЭА в большой области применения с функционалом микропроцессор. Микросхемы выполненны в керамометаллическом корпусе 4138.42-10.01 или 4138.42-5.01. Модель изделия наносится на металлической части корпуса. Номинальное значение нагрева при эксплуатации от минус 60 до плюс 125град С. Климатическое исполнение микросхемы УХЛ и соответсвуют 2) техническим условиям бК0.347.456ТУ и РД11 0723-89.
Чувствительность микросхем к статическому электричеству обозначается равносторонним треугольником, который проставляют на любом свободном месте поля маркировки (допускается проставлять на обратной стороне корпуса).

Ссылки на технические материалы

ссылки на 1806ВМ2 дополнительный материал:

карта	фото	схема контактов
значение контактов	параметры	предельные параметры
эксплуатация	PDF

Знак завода изготовителя

Схема расположения контактов микросхемы

Обозначение выводов показанно условно.
Первый вывод находится в нижнем левом углу под выемкой, раположенной на лицевой поверхности корпуса.
Нумерация контактных площадок против часовой стрелки.

Таблица назначения контактов микросхемы

таблица назначения контактов:

Номер конт Н1806ВМ2	Номер конт 1806ВМ2	Номер конт 1806ВМ2Н4	Обозна- чение	Функциональное назначение контактов
1	1	1	0V	Общий выв
2	2	2	AD7	Вх(вых) 7-разр адр-данн системн магистр
3	3	3	AD6	Вх(вых) 6-разр адр-данн системн магистр
4	4	4	AD5	Вх(вых) 5-разр адр-данн системн магистр
5	5	5	AD4	Вх(вых) 4-разр адр-данн системн магистр
6	6	6	AD3	Вх(вых) 3-разр адр-данн системн магистр
11	7	7	AD2	Вх(вых) 2-разр адр-данн системн магистр
12	8	8	AD1	Вх(вых) 1-разр адр-данн системн магистр
13	9	9	AD0	Вх(вых) 0-разр адр-данн системн магистр
14	10	10	WRQ1	Вых сигн Запрос на захват магистрали
15	11	11	WRQ2	Вых сигн Запрос на захват магистрали
16	12	12	WACK	Вх сигн Разрешение на захват магшистрали через окно
17	13	13	DMR	Вх сигн Запрос на прямой доступ к памяти
18	14	14	SACK	Вх сигн Подтверждение разрешения прямого доступа к памяти
19	15	15	DMG0	Вых сигн Разрешение на прямой доступ к памяти
20	16	16	CLC0	Вых тактового импульса
21	17	17	CLC1	Вх тактового импульса
22	-	18	U3	Выв питания от источника напряжения
27	18	19	RPLY	Вх сигн Ответ внешнего устройства
28	19	20	DOUT	Вых сигн Вывод данных
29	20	21	WTBT	Вых сигн Управление запись-байт
30	21	22	0V	Общий выв 1806ВМ2 (и других исполнений)
31	22	23	SYNC	Вых сигн Синхронизация обмена
32	-	24	U2	Выв питания от источника напряжения
33	23	25	DIN	Вых сигн Ввод данных
34	24	26	AR	Вх сигн Адрес принят
35	25	27	IAK0	Вых сигн Разрешение прерывания
36	26	28	ACL0	Вх сигн Авария сетевого питания
37	27	29	DCL0	Вх сигн Авария источника питания
44	28	30	INT	Вых сигн Установка внешних устройств
45	29	31	VIRQ	Вх сигн Запрос на векторное прерывание
46	30	32	HALT	Вх сигн Переход в пультовый режим
47	31	33	EVNT	Вх сигн Прерывание от таймера
48	32	34	WIR	Вх сигн Запрос на радиальное прерывание
49	33	35	SEL	Вых сигн Обращение к системной памяти-чтение порта
50	34	36	AD15	Вх(вых) 15-разр адр-данн системн магистр
51	35	37	AD14	Вх(вых) 14-разр адр-данн системн магистр
52	36	38	AD13	Вх(вых) 13-разр адр-данн системн магистр
53	37	39	AD12	Вх(вых) 12-разр адр-данн системн магистр
60	38	40	AD11	Вх(вых) 11-разр адр-данн системн магистр
61	39	41	AD10	Вх(вых) 10-разр адр-данн системн магистр
62	40	42	AD9	Вх(вых) 9-разр адр-данн системн магистр
63	41	43	AD8	Вх(вых) 8-разр адр-данн системн магистр
64	42	44	U	Выв питания от источника напряжения
Примечание - Для микросхемы Н1806ВМ2 выводы 7, 8, 9, 10, 23, 24, 25, 26, 38, 39, 40, 41, 42, 43, 54, 55 ,56, 57, 58, 59 свободные-NC

Электрические параметры

таблица основных электрических 1806ВМ2 параметров:

Наименование параметра, режим измерения, единица измерения	Буквенное обозначение	Норма		Температура среды, оС
		больше	меньше
1. Выходное напряжение  низкого уровня, V	U OL	-	0,5*	25+-10 -60 125
2. Выходное напряжение высокого уровня, V	U OH	4*	-	25+-10 -60 125
3. Ток потребления, mA	I CC		5*	25+-10
			10*	-60 125
4. Динамический ток потребления, mA	I CCO	-	80*	25+-10 -60 125
5. Ток утечки низкого и высокого уровня на входе, uA	I LIL, I LIH	-	1*	25+-10
			10*	-60 125
6. Выходной ток низкого и высокого уровня в состоянии Выключено, uA	I OZL, I OZH	-	5*	25+-10
			50*	-60 125
7. Максимальная частота следования импульсов тактовых сигналов, MHz	f C max	5	-	25+-10 -60 125
8. Время выполнения команды сложения (при регистровом методе адресации в составе ЭВМ с временем обмена между процессором и ОЗУ менее 200ns на максимальной частоте f C max), us	t ADD	-	1,2*	25+-10 -60 125
9. Время выполнения команды умножение (при регистровом методе адресации на максимальной частоте f C max), us	t MPL	-	17,6*	25+-10 -60 125
10. Время выполнения команды деление (при регистровом методе адресации на максимальной частоте f C max), us	t DIV	-	24,8*	25+-10 -60 125
11. Время задержки включения сигнала CLCO относительно сигнала CLCI, ns	t DHL(CLCL-CLCO)	-	60*	25+-10
			60	-60
			80	125
12. Время задержки выключения сигнала CLCO 1806ВМ2 (и других исполнений) относительно сигнала CLCI, ns	t DLH(CLCL-CLCO)	-	60*	25+-10
			60	-60
			80	125
13. Время задержки включения сигнала DIN относительно сигнала CLCO, ns	t DHL(CLCO-DIN)	-	50*	25+-10
			50	-60
			80	125
14. Время задержки выключения сигнала DIN относительно сигнала CLCO, ns	t DLH(CLCO-DIN)	-	50*	25+-10
			50	-60
			80	125
15. Время задержки включения сигнала SEL относительно сигнала CLCO, ns	t DHL(CLCO-SEL)	-	50*	25+-10
			50	-60
			80	125
16. Время задержки выключения сигнала SEL относительно сигнала CLCO, ns	t DLH(CLCO-SEL)	-	60*	25+-10
			60	-60
			80	125
17. Время задержки включения сигнала AD относительно сигнала CLCO, ns	t DHL(CLCO-AD)	-	80*	25+-10
			80	-60
			110	125
18. Время задержки выключения сигнала AD относительно сигнала AR, ns	t DLH(AR-AD)	-	100*	25+-10
			100	-60
			120	125
19. Время задержки включения сигнала SINC относительно сигнала CLCO, ns	t DHL(CLCO-SINC)	-	40*	25+-10
			40	-60
			80	125
20. Время задержки выключения сигнала SINC относительно сигнала CLCO, ns	t DLh(CLCO-SINC)	-	40*	25+-10
			40	-60
			50	125
21. Время задержки включения сигнала WTBT относительно сигнала CLCO, ns	t DHL(CLCO-WTBT)	-	60*	25+-10
			60	-60
			60	125
22. Время задержки выключения сигнала WTBT относительно сигнала AR, ns	t DLH(AR-WTBT)	-	80*	25+-10
			80	-60
			100	125
23. Время задержки включения сигнала DOUT относительно сигнала CLCO, ns	t DHL(CLCO-DOUT)	-	40*	25+-10
			40	-60
			50	125
24. Время задержки выключения сигнала DOUT относительно сигнала CLCO, ns	t DLH(CLCO-DOUT)	-	50*	25+-10
			50	-60
			50	125
25. Время задержки включения сигнала IAKO относительно сигнала CLCO, ns	t DHL(CLCO-IAKO)	-	40*	25+-10
			40	-60
			50	125
26. Время задержки выключения сигнала IAKO относительно сигнала CLCO, ns	t DLH(CLCO-IAKO)	-	50*	25+-10
			50	-60
			80	125
27. Входная емкость, pF	C I	-	15*	25+-10
28. Выходная емкость, pF	C O	-	15*	25+-10
29. Емкость входа(выхода), pF	C I/O	-	15*	25+-10
* В том числе для микросхем 1806ВМ2Н4 в нормальных климатических условиях

Предельные 1806ВМ2 параметры